str2

数字统计_百度文库

当前位置 :主页 > 客户服务 >
数字统计_百度文库
* 来源 :http://www.maogutui.com * 作者 : * 发表时间 : 2019-11-26 03:31

  _人文社科_专业资料数字统计_广告/传媒。 设计方式? 解答:Top-down 设计第一章 1.3. 什么是 Top-down,下的设计即自顶向。从系 统设计入手这种设计方法首先,图的划分和结构设计在顶层进行功能方框。 仿真、纠错在功能进行,

   设计方式? 解答:Top-down 设计第一章 1.3. 什么是 Top-down,下的设计即自顶向。从系 统设计入手这种设计方法首先,图的划分和结构设计在顶层进行功能方框。 仿真、纠错在功能进行,层次的系统行为进行描述并用硬件描述语言对高,将设计为具门电网表然后 用综合工具,器件或者专用集成电(ASIC) 其对应的物理实现可以是 PLD 。统设计流程包括哪些步骤? 解答:包括设计输入1.8 基于 FPGA/CPLD 的数字系,合综,布线布局,下载等步骤仿真和编程。功能仿真 ↓ 时序仿真 ↓ 在线 FPGA 与 ASIC 在概念上有什么区别? 解答:FPGA 与 CPLD 包括在 PLD 内如 下图所示: 设计输入 ·原理图 ·HDL 文本 ↓ 综合 ↓ FPGA/CPLD 适配 ↓ FPGA/CPLD 编程下载 ,种半定制的器件PLD 是一,好各种逻辑资源器件内已经做,连接就 可实现所需要的功能用户只需对器件内的资源编程,反复修改而且可以,编程反复,设计 要求直到满足。设计直接面向用户用 PLD 实现, 便性、 灵活性和通用性具有其他方法无可比拟的方,和实现快捷硬件测试,效率高开发,本低成,险小风。方法来实现设计的方式ASIC 指用全定制,最低层它在,图级实现设计即物理 版。度、最低功耗和最省面积 的设计采用 ASIC 能得到最高速。晶体管的版图尺寸、 及连线开始设计它要求设计者必须使用版图编辑工具从,的最优性能以得到芯片。项包含有可编程与阵列和固定的或阵列的 PAL(可编程阵 列逻辑)器件构成第二章 2.5 基于乘积项和基于查找表的结构各有什么优点? 解答:乘积,需要的逻辑结构容易实现自己。的功能非常强查找表结构。 N 个 输入变量的组合逻辑函数N 个输入的查找表可以实现任意。论上讲从理,线和 扩大存储器容量只要能够增加输入信号,意输入变量的逻辑函数用查找表就可以实现任。A 在结构上有什么明显的区别2.6 CPLD 和 FPG,和 CPLD 都是可编程 ASIC 器件各有什么特点? 解答:尽管 FPGA ,共同特点有很多, FPGA 结构上的差异但 由于 CPLD 和, 更适合完成各种算法和组合逻辑具有各自的特点 : ①CPLD,合于完成时 序逻辑FP GA 更适。话说换句,于触发器丰富的结构FPGA 更适合,发器有限而乘积项丰富的结构而 CPLD 更适合 于触。了它的时序延迟是均匀的和可预 测的②CPLD 的连续式布线结构决定,结构决定了其延迟的不可预测性而 FPGA 的分段式布线。CPLD 具有更大的灵活性③在编程上 FPGA 比 。固定内连电的逻辑功能来编程CPLD 通过修改具 有,内部连线的布 线来编程FPGA 主要通过改变;在逻辑门下编程FP GA 可,是在逻辑块下编程而 CPLD 。度比 CPLD 高④FPGA 的集成,线结构和逻辑实现具有更复杂的布。GA 使用起来更方便⑤CPLD 比 FP。M 或 FASTFLASH 技术CPLD 的编程采用 E2PRO,存储器芯片无需外部,简单使用。 息需存放在外部存储器上而 FPGA 的编程信,法复杂使用方。度比 FPGA 快⑥CPLD 的速,的时间可预测性并且具有较大。GA 是门级编程这是 由于 FP,间采用分布式互联并且 CLB 之,是逻辑 块级编程而 CPLD ,的互联是集总式的并且其逻辑块之间。程方式上⑦在编,OM 或 FLASH 存储器编程CPLD 主要是基于 E2PR,达 1 万次编程次数可,编程信息也不丢失优点是系统断电时。程器上编程和在系统编程两类CPLD 又 可分为在编。基于 SRAM 编程FPGA 大部分是,统断电时丢失编程信息在系,上电时每次,据重新写入 SRAM 中需从器件外部将编程 数。以编程任意次其优点是可,快速编 程可在工作中,系统级的动态配置从而实现板级和。 保密性好⑧CPLD, 保密性差FPGA。情况下⑨一般,要比 FPGA 大CPLD 的功耗,越高越明显且集成度。AG 接口都有哪些功能2.10 说说 JT。专用的 JTAG 配置引脚:TDI解答:Cyclone 器件有四个,DOT,和 TCKTMS 。DIT,内部设有弱上拉电阻(20-40kΩ ) TMS 和 TCK 引脚在 FPGA 。配置数据串行输入TDI 引脚用于,上升沿移入 FPGA数据在 TCK 的;配置数据串行输出TDO 用于,下降沿移出 FPGA数据在 TCK 的;问(TAP)端口控制器的状态机转移TMS 提供控 制信号用于测试访;于 提供时钟TCK 则用。